Разработка и отладка проекта прикладной программы для ПЛИС на языке VHDL

Описание

Разработка и отладка проекта прикладной программы для ПЛИС на языке VHDL для разрабатываемого устройства с подготовкой отчета.

Разрабатываемое устрйство: Цифровой перестраиваемый генератор М-последовательностей с управлением длительностью формирования последовательностей.

Подготовка отчета содержит описание назначения, структурной схемы и особенностей алгоритма работы проектируемого устройства и описанием алгоритма работы проекта для ПЛИС (по модулям), и разработка проекта с математическим моделированием алгоритма работы всего устройства в САПР Octave (Matlab), Smath Studio (MathCAD).

Примечание: При создании проекта в САПР Vivado на языке VHDL допускается использование приложения “IP Catalog” для создания элементарных модулей цифровой обработки сигналов, таких как сумматоры, перемножители, регистры сдвига, ПЗУ; не допускается использовать приложения для синтеза сложных модулей КИХ-БИХ-фильтров, БПФ и пр.

Итог работы: Отчет и файлы